Dit project ontwikkelt een DSP-processor die is geoptimaliseerd voor FIR/IIR/DCT-bewerkingen. De codering wordt gedaan in VHDL, en is bedoeld om te worden gesynthetiseerd door Altera Quartus II.
versiegeschiedenis
- Versie initial geplaatst op 2004-11-24
Verschillende oplossingen en updates - Versie N/A geplaatst op 2004-11-24
Programmadetails
- Categorie: Ontwikkeling > Andere
- Publisher: dsp-gatech.sf.net
- Licentie: Gratis
- Prijs: N/A
- Versie: Array
- Platform: windows