Logic Breadboard Simulator is een logische circuitsimulator met breadboard- en schematische editors, HDL-invoer, virtuele digitale oscilloscoop. De breadboard heeft de volgende kenmerken. Voedingsconnectoren, twee onafhankelijke klokgeneratoren, bereik met 32 kanalen. Enkelvoudig aanraakgat en apparaatselectie. Wire naar resistor, LED, LED+resistor transformatie. Apparaatbibliotheek. 7 stap ongedaan maken/opnieuw doen. Aangepaste circuits. 7 segment display. Ics: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 Momenteel beschikbare schematische componenten: Transistors: NMOS, PMOS Logische poorten: buffer, omvormer, en, nand, of, noch, exor, exnor, tri-state buffer en omvormer Teenslippers: D-klink, edge triggered D, JK teenslippers, monostable Multiplexers: 2-1, 4 tot 1, 8 tegen 1. Demultiplexers: 1 tot 2, 1 tot 4, 1 tot 8 Indicatoren: LED, oscilloscoop sonde Displays: decimaal, hexadecimaal Schakelaars: schakelknop, drukknop Constanten: hoog en laag. De regeling editor komt uit & logics app met een aantal verbeteringen. Vier keer groter canvas, snellere router. Subcircuits op breadboard kunnen poortetiketten hebben. Simpel gezegd een annotatie aan het circuit. De syntaxis is eenvoudig. Begin met . en afzonderlijke labels met stippen. Als de poort wordt ontkend dan start label met ~. Het aantal poortlabels moet gelijk zijn aan het aantal poorten. Bijvoorbeeld. . B.C.~LT.~BI/RBO.~RBI. D.A.GND.e.d.c.b.a.g.f.Vcc De plaats van de aangepaste circuits is de "ics" directory. Schema editor functies: aangepaste subcircuit (zwarte doos), context gevoelige menu, autorouter, 7 stappen ongedaan maken / opnieuw, labels voor verre verbindingen, automatisch vergroten op selectie, klonen, draaien, vergrendeld en ontgrendeld verplaatsen, verticale en horizontale uitlijning, verplaatsen naar het midden. De digitale circuitsimulator werkt met drie logische niveaus en drie impedantiewaarden. Ze zijn laag, ongedefinieerd en hoog. Draden kunnen optioneel logische niveaus weergeven. Switch niveau modellering, gate level modellering en complexe apparaat niveau modellering kan worden gemengd in een circuit. De simulator detecteert runtime fouten en zet foutmeldingen op het schema. Gedetecteerde fouten zijn: Tijdelijke kortsluiting voorwaarden. Wanneer verbonden uitgangen verschillende of ongedefinieerde niveaus hebben en een lage of ongedefinieerde impedantie hebben. Spike detectie. Wanneer een invoer een impuls ontvangt die korter is dan de geconfigureerde waarde. Flip flop setup, hold, herstel, hervat tijdsovertredingen. Teenslippers kunnen in deze gevallen een uitzaaibare status inslaan. De virtuele digitale oscilloscoop heeft de volgende huidige functies: start, stoptijd, bufferlengte-instelling, tijdverschuiving en zoom, omhoog/omlaag scrollen, weergave van logische lage, hoge en ongedefinieerde toestanden. De app bevat HDL-extensie. Het is mogelijk om een circuit in een doos te beschrijven met behulp van een zeer kleine subset van Verilog. De gates.s demo laadt de volgende module van simple.v bestand: module smpl_circuit (A,B, EN,NAND, OF, NOR,XOR,XNOR,BUF,NOT); input A,B; output en, NAND, OF,NOR,XOR,XNOR,BUF,NIET; en #10 g0(EN,A,B); nand #10 g1(NAND,A,B); of #10 g2(OF,A,B); noch #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); niet #10 (NOT,A); eindmodule
en het bestand test1.v: modulecircuit(A,B,C,y); input A,B; output y; draad e; en #30 g1(e,A,B); of #30 g2(y,e,C); eindmodule Er is geen runtime foutdetectie in de vakken. Alleen de eerste compileertijdfout wordt weergegeven. Het programma wordt geleverd met ingebouwde demo circuits. Ze helpen je om snel aan de slag te gaan. Zie http://www.hexastyle.com/home/andlogics/first-3-steps voor meer informatie. U eenvoudig de werking en timing van de voorbeelden simuleren, analyseren en wijzigen. Ingebouwde voorbeelden: 74160, 74163 synchrone teller 74180 pariteitsgeneratorchecker 74181 4 bit ALU 74147, 74148 voorrang encoder transistorniveaumodellering van CMOS-poorten Meer voorbeelden kunnen worden gedownload van hier: http://www.hexastyle.com/home/andlogics/download-examples
versiegeschiedenis
- Versie 1.37 geplaatst op 2016-11-24
Toegevoegd 7 segment display naar schema. - Versie 1.34 geplaatst op 2016-10-25
Permission handling toegevoegd op Android 7.0 Nougat.
Programmadetails
- Categorie: Business > PIMS & Kalenders
- Publisher: Hexastyle
- Licentie: Gratis proefperiode
- Prijs: $0.99
- Versie: 1.37
- Platform: android