& logics is een logic circuit simulator met een geïntegreerde schema editor en een waveform browser. Momenteel beschikbare schematische componenten: Transistors: NMOS, PMOS Logische poorten: buffer, omvormer, en, nand, of, noch, exor, exnor, tri-state buffer en omvormer Teenslippers: D-klink, edge triggered D, JK teenslippers, monostable Multiplexers: 2-1, 4 tot 1, 8 tegen 1. Demultiplexers: 1 tot 2, 1 tot 4, 1 tot 8 Indicatoren: LED, oscilloscoop sonde Displays: decimaal, hexadecimaal Schakelaars: schakelknop, drukknop Constanten: hoog en laag.
Schema editor functies: aangepaste subcircuit (zwarte doos), context gevoelige menu, autorouter, 7 stappen ongedaan maken / opnieuw, labels voor verre verbindingen, automatisch vergroten op selectie, klonen, draaien, vergrendeld en ontgrendeld verplaatsen, verticale en horizontale uitlijning, verplaatsen naar het midden.
De digitale circuitsimulator werkt met drie logische niveaus en drie impedantiewaarden. Ze zijn laag, ongedefinieerd en hoog. Draden kunnen optioneel logische niveaus weergeven. Switch niveau modellering, gate level modellering en complexe apparaat niveau modellering kan worden gemengd in een circuit. De simulator detecteert runtime fouten en zet foutmeldingen op het schema. Gedetecteerde fouten zijn: Tijdelijke kortsluiting voorwaarden. Wanneer verbonden uitgangen verschillende of ongedefinieerde niveaus hebben en een lage of ongedefinieerde impedantie hebben. Spike detectie. Wanneer een invoer een impuls ontvangt die korter is dan de geconfigureerde waarde. Flip flop setup, hold, herstel, hervat tijdsovertredingen. Teenslippers kunnen in deze gevallen een uitzaaibare status inslaan.
De golfvorm browser is een virtuele digitale oscilloscoop. De huidige functies zijn: begin-, stoptijd-, bufferlengte-instelling, tijdverschuiving en zoom, weergave van logische lage, hoge en ongedefinieerde toestanden.
De 3.x releases bevatten HDL extensie. Het is mogelijk om een circuit in een doos te beschrijven met behulp van een zeer kleine subset van Verilog. De gates.s demo laadt de volgende module van simple.v bestand:
module smpl_circuit (A,B, EN,NAND, OF, NOR,XOR,XNOR,BUF,NOT); input A,B; output en, NAND, OF,NOR,XOR,XNOR,BUF,NIET; en #10 g0(EN,A,B); nand #10 g1(NAND,A,B); of #10 g2(OF,A,B); noch #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); niet #10 (NOT,A); eindmodule
en het bestand test1.v:
modulecircuit(A,B,C,y); input A,B; output y; draad e; en #30 g1(e,A,B); of #30 g2(y,e,C); eindmodule
Er is geen runtime foutdetectie in de vakken. Alleen de eerste compileertijdfout wordt weergegeven.
Het programma wordt geleverd met ingebouwde demo circuits. Ze helpen je om snel aan de slag te gaan. Zie http://www.hexastyle.com/home/andlogics/first-3-steps voor meer informatie. U eenvoudig de werking en timing van de voorbeelden simuleren, analyseren en wijzigen. Ingebouwde voorbeelden: 74160, 74163 synchrone teller 74180 pariteitsgeneratorchecker 74181 4 bit ALU 74147, 74148 voorrang encoder transistorniveaumodellering van CMOS-poorten Meer voorbeelden, bijvoorbeeld binaire adder, Johnson teller kan worden gedownload van hier: http://www.hexastyle.com/home/andlogics/download-examples
versiegeschiedenis
- Versie 4.9 geplaatst op 2016-11-27
Toegevoegd 7 segment display, weerstand, half en volledige adder in een doos met demo.,Fixed PMOS transistor simulatie issue. - Versie 4.5 geplaatst op 2016-09-10
Fixed appcompat version mismatch.,It might cause app freezing..
Programmadetails
- Categorie: Onderwijs > Onderwijs - en trainingstools
- Publisher: Hexastyle
- Licentie: Gratis
- Prijs: N/A
- Versie: 4.9
- Platform: android