Programma's van smgenerator.sf.net

SmGen is een eindige staatsmachinegenerator voor Verilog. Niet een FSM entry tool wel. De input is gedragsmatige Verilog. SmGen genereert er een synthesizabe FSM-gebaseerd ontwerp van. Klokgrenzen worden expliciet door de ont